基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计了一种对高速差分信号进行FIR滤波的滤波器结构.该结构采用FPGA内部RAM构成的异步FIFO乒乓接收高速输入数据,并以分频速率输出进行实时处理.FIR滤波器用VHDL语言和原理图相结合描述,并综合到Altera公司的Stratix系列芯片.综合结果表明,该设计能够接收高速差分信号,并能稳定工作在输入时钟的分频频率下.
推荐文章
基于FPGA的高阶高速FIR滤波器设计与实现
CSD
FIR滤波器
流水线结构
FPGA
一种高速FIR滤波器的设计及实现
有限脉冲响应滤波器
流水线
专用集成电路
基于SoPC的FIR滤波器设计与实现
FIR滤波嚣
SoPC
Matlab
现场可编程逻辑器
分数延迟FIR滤波器设计及FPGA实现
分数延迟FIR滤波器
分布式算法
FPGA
CSD码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速差分FIR滤波器的设计与实现
来源期刊 雷达与对抗 学科 工学
关键词 FPGA FIR滤波器 差分信号 FIFO
年,卷(期) 2004,(4) 所属期刊栏目 信号处理
研究方向 页码范围 44-47
页数 4页 分类号 TN713.1
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 罗丰 西安电子科技大学雷达信号处理重点实验室 77 513 11.0 19.0
2 吴顺君 西安电子科技大学雷达信号处理重点实验室 212 2480 26.0 37.0
3 吴晓东 西安电子科技大学雷达信号处理重点实验室 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (8)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(2)
  • 参考文献(2)
  • 二级参考文献(0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2006(2)
  • 参考文献(1)
  • 二级参考文献(1)
2007(3)
  • 参考文献(1)
  • 二级参考文献(2)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
FPGA
FIR滤波器
差分信号
FIFO
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
雷达与对抗
季刊
1009-0401
33-1159/TN
大16开
江苏省南京市中山北路346号南京319信箱
1981
chi
出版文献量(篇)
1328
总下载数(次)
5
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导