高速Viterbi译码器的FPGA实现

• 作者: 侯春萍 周长华
• 来源期刊: 天津理工学院学报
• 学科: 工学
• 关键词: Viterbi译码器 现场可编程门阵列(FPGA) 加比选单元(ACS)
• 年，卷（期）: 2004,（3）
• 页码范围: 57-59
• 页数: 3页
• 分类号: TN919.3+1
• 字数: 2268字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-095X.2004.03.014

摘要

为实现无线局域网技术中的高速Viterbi译码要求,本文提出了一种基于FPGA实现的Viterbi译码器的并行结构,并从路径度量管理着手,合理组织了存储器的结构,理论研究和实验结果均表明,此种结构具有译码速度快,结构简单,易于实现的优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	侯春萍	天津大学电子信息工程学院	115	812	14.0	24.0
2	周长华	天津大学电子信息工程学院	3	5	2.0	2.0