CEE-Gr:一个在多约束下进行性能优化的总体布线器

• 作者: He Lei Xiong Jinjun 张凌 洪先龙 经彤 许静宇
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: VLSI/ULSI 布图设计 总体布线 多约束 性能优化
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 研究快报
• 页码范围: 508-515
• 页数: 8页
• 分类号: TN405.97
• 字数: 684字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2004.05.006

摘要

提出了一个在多约束下进行性能优化的总体布线算法.研究了在总体布线阶段同时进行RLC耦合噪声(串扰)、时延性能和布线拥挤优化的问题.根据所提出的算法思想已实现了相应的总体布线器:CEE-Gr.并对所实现的总体布线器CEE-Gr进行了MCNC电路例子的测试,得到令人满意的结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	洪先龙	清华大学计算机科学与技术系	114	410	9.0	11.0
2	张凌	清华大学计算机科学与技术系	5	12	2.0	3.0
3	经彤	清华大学计算机科学与技术系	17	72	5.0	8.0
4	许静宇	清华大学计算机科学与技术系	5	120	3.0	5.0