一种低功耗Cache设计技术的研究

• 作者: 刘鹏 周莉 姚庆栋 张子男 张明 李东晓 郑伟
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 低功耗 cache设计 读/写缓冲器 DSP处理器
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 论文
• 页码范围: 21-24,29
• 页数: 5页
• 分类号: TP302.1
• 字数: 3872字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2004.05.006

摘要

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键.本文在多媒体处理DSP芯片MD32的设计实践中,提出一种利用读/写缓冲器作为零级cache,减少对数据、指令cache的读/写次数,由于缓冲器读取功耗远远小于片上cache,从而减小cache相关功耗的方法.通过多种多媒体处理测试程序的验证,该技术可减少对指令cache或者数据cache 20%~40%的读取次数,以较小芯片面积的增加换取了较大的功耗降低.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张明	浙江大学信息与电子工程学系	91	722	15.0	22.0
2	郑伟	浙江大学信息与电子工程学系	115	788	15.0	23.0
3	李东晓	浙江大学信息与电子工程学系	51	338	11.0	17.0
4	刘鹏	浙江大学信息与电子工程学系	78	817	15.0	26.0
5	姚庆栋	浙江大学信息与电子工程学系	107	768	16.0	21.0
6	周莉	浙江大学信息与电子工程学系	11	51	4.0	7.0
7	张子男	浙江大学信息与电子工程学系	4	26	3.0	4.0