基于FPGA的删除卷积码Viterbi软判决译码器的研究

• 作者: 姚冬苹 熊磊 牟丹 谈振辉
• 来源期刊: 北京交通大学学报
• 学科: 工学
• 关键词: 删除卷积码 Viterbi译码 软判决 现场可编程门阵列
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 电子信息工程
• 页码范围: 36-39
• 页数: 4页
• 分类号: TN911.22
• 字数: 3119字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-0291.2004.05.009

摘要

采用FPGA实现删除卷积码Viterbi软判决译码,与传统方式相比,提高了译码器的工作速度和可靠性,降低了功耗.在译码器的设计中,提出了"ACS全复用结构"和采用路径的相对量度取代绝对量度的方法,并得出了相对量度的上边界,从而有效地降低译码器的复杂度,使得利用单片FPGA芯片实现删除卷积码Viterbi软判决译码成为现实.对各种软判决的距离度量的计算方法进行了分析比较,得出了采用"1范数"和相关值取代欧氏距离最为合适.仿真结果表明,所设计的译码器具有良好的性能,与理论边界值只有0.2～0.4 dB的差距.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	谈振辉	北京交通大学电子信息工程学院	84	735	15.0	22.0
2	熊磊	北京交通大学电子信息工程学院	21	184	7.0	12.0
3	牟丹	北京交通大学电子信息工程学院	3	31	3.0	3.0
4	姚冬苹	北京交通大学电子信息工程学院	15	129	7.0	11.0