卷积交织器和解交织器的VHDL设计和FPGA实现

• 作者: 梁小萍 肖嵩
• 来源期刊: 现代电子技术
• 关键词: 前向纠错编码 卷积交织 解交织 硬件描述语言 现场可编程门阵列
• 年，卷（期）: 2004,（20）
• 所属期刊栏目: 制造与设计
• 页码范围: 102-103,108
• 页数: 3页
• 分类号: TN919.8
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.20.038

摘要

介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术--卷积交织器和解交织器的原理,并在此基础上提出了一种VHDL设计和FPGA实现方案,给出了具体的实现方法,该方法具有实现简单和占用资源少的优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	肖嵩	西安电子科技大学通信工程学院	28	153	7.0	11.0
2	梁小萍	西安电子科技大学通信工程学院	1	19	1.0	1.0