用虚拟制造设计低压功率VDMOS

• 作者: 夏宇 王纪民 蒋志
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 虚拟制造 VDMOS 虚拟器件 器件模拟
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 专题报道(分立器件工艺与发展)
• 页码范围: 72-74,77
• 页数: 4页
• 分类号: TN432
• 字数: 1828字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2004.05.022

摘要

采用虚拟制造方法设计了低压功率VDMOS器件,并对其进行结构参数、物理参数和电性能参数的模拟测试,确定了器件的物理结构.通过对这些参数和电学特性的分析,进一步优化设计,最终获得了满意的设计参数和性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋志	清华大学微电子学研究所	8	51	4.0	7.0
2	王纪民	清华大学微电子学研究所	12	56	4.0	6.0
3	夏宇	清华大学微电子学研究所	1	10	1.0	1.0