基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
现场可编程门阵列(FPGA)的快速发展为数字信号处理(DSP)系统设计提供了一种新的解决方案,而乘法运算是DSP领域内的一种基本运算,应用极为广泛,对乘法运算基于FPGA的实现结构进行研究具有重要意义.本文分析乘法运算的特点,给出了几种适应FPGA实现的乘法器结构.并在Xilinx公司的ISE 4.1i软件环境下,采用VHDL和VIRELOG硬件描述语言进行了设计实现并对其性能进行了比较分析.
推荐文章
基于FPGA的WALLACE TREE乘法器设计
乘法器
WALLACE
FPGA
6:4压缩器
32位单精度浮点乘法器的FPGA实现
浮点乘法器
Booth算法
Wallace树
波形仿真
定点符号高速乘法器的设计与FPGA实现
乘法器
FPGA
修正布斯算法
华莱士树
42压缩器
20×18位符号定点乘法器的FPGA实现
定点乘法器
VerilogHDL
Booth算法
4-2压缩
波形仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的乘法器实现结构分析与仿真
来源期刊 微处理机 学科 工学
关键词 DSP 乘法器 FPGA
年,卷(期) 2004,(3) 所属期刊栏目 大规模集成电路设计、制造与应用
研究方向 页码范围 3-7
页数 5页 分类号 TN47
字数 3636字 语种 中文
DOI 10.3969/j.issn.1002-2279.2004.03.002
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (16)
同被引文献  (7)
二级引证文献  (16)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2005(3)
  • 引证文献(3)
  • 二级引证文献(0)
2007(5)
  • 引证文献(2)
  • 二级引证文献(3)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(4)
  • 引证文献(2)
  • 二级引证文献(2)
2012(2)
  • 引证文献(0)
  • 二级引证文献(2)
2014(6)
  • 引证文献(4)
  • 二级引证文献(2)
2015(3)
  • 引证文献(1)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(2)
  • 引证文献(1)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
DSP
乘法器
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微处理机
双月刊
1002-2279
21-1216/TP
大16开
沈阳市皇姑区陵园街20号
1979
chi
出版文献量(篇)
3415
总下载数(次)
7
论文1v1指导