基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
采用CPLD器件,应用EDA软件MAX+plusⅡ设计了数字钟系统,阐述了自顶向下和层次化设计方法及电路微型化的可行性.
推荐文章
基于FPGA的数字钟设计
VHDL
数字钟
设计
FPGA
基于Verilog HDL设计的多功能数字钟
Verilog HDL
硬件描述语言
FPGA
基于PCF8563的数字钟FPGA设计与实现
数字钟
PCF8563
FPGA
I2C总线
Verilog硬件描述语言
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于CPLD的数字钟设计
来源期刊 科技广场 学科 工学
关键词 数字系统 可编程逻辑器件 电子设计自动化
年,卷(期) 2004,(11) 所属期刊栏目
研究方向 页码范围 59-60
页数 2页 分类号 TM4
字数 1027字 语种 中文
DOI 10.3969/j.issn.1671-4792.2004.11.023
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 向华萍 华东交通大学信息工程学院 7 19 3.0 4.0
2 付智辉 华东交通大学电气与电子工程学院 17 52 5.0 6.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (3)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
数字系统
可编程逻辑器件
电子设计自动化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
科技广场
月刊
1671-4792
36-1253/N
大16开
南昌市省府大院北二路53号
44-66
1988
chi
出版文献量(篇)
11613
总下载数(次)
26
总被引数(次)
31625
论文1v1指导