HDLC协议RS-485总线控制器的FPGA实现

• 作者: 陈禾 韩月秋 高振斌
• 来源期刊: 河北工业大学学报
• 学科: 工学
• 关键词: HDLC规程 RS-485总线 现场可编程逻辑器件(FPGA) VHDL语言
• 年，卷（期）: 2004,（5）
• 页码范围: 28-32
• 页数: 5页
• 分类号: TN919
• 字数: 3245字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-2373.2004.05.007

摘要

介绍了以HDLC协议控制为基础的RS-485总线通信控制器,采用VHDL语言在RTL级设计,并在单片FPGA上实现.该控制器具有两个独立的全双工通道,通过存储器管理单元共用片内4KB双口RAM,与CPU进行数据交换.内建中断管理模块,可以工作在查询模式或中断模式.CPU可通过内部ISA总线接口,对片内RAM地址、本站站址、收发数据长度、数据的波特率等编程控制.工作时钟为40MHz时,各通道波特率最高可达10MHz.实际应用表明,此控制器设计合理,工作可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩月秋	北京理工大学信息科学技术学院	100	1508	19.0	35.0
2	高振斌	北京理工大学信息科学技术学院	57	214	9.0	12.0
4	陈禾	北京理工大学信息科学技术学院	62	493	15.0	19.0