基于内插的全数字二元鉴相相干延迟锁定环

• 作者: 宋国文 李科祥
• 来源期刊: 无线电通信技术
• 学科: 工学
• 关键词: 直接序列码分多址 全数字相干延迟锁定环 内插滤波 平均失锁时间
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 研究与应用
• 页码范围: 40-42
• 页数: 3页
• 分类号: TN8
• 字数: 2123字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3114.2004.05.016

摘要

提出一种基于内插的全数字二元鉴相相干延迟锁定环(C-DDLL),用于直接序列码分多址系统上行链路伪随机码的跟踪,对AWGN、多用户干扰以及非理想内插影响下的环路跟踪性能进行了分析与计算机模拟,最后给出了数值结果及分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宋国文	西南电子电信技术研究所上海分所	28	268	8.0	16.0
2	李科祥		5	22	3.0	4.0