延时电路的VHDL设计

• 作者: 王莉 蒋贤哲
• 来源期刊: 四川大学学报(自然科学版)
• 学科: 工学
• 关键词: 延时 触发器 计数器 VHDL
• 年，卷（期）: 2004,（z1）
• 页码范围: 492-497
• 页数: 6页
• 分类号: TN7
• 字数: 2310字
• 语种: 中文
• DOI: 10.3969/j.issn.0490-6756.2004.z1.115

摘要

VHDL语言现在已经成功地应用于硬件电路设计的模拟验证和综合优化等方面.本文首先采用了VHDL语言设计电路时采取的自顶向下的设计方法设计了数字电路经常用到的延时电路;而且以具体的延时电路设计分析了设计中所遇到的问题,并给出了解决方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王莉	南京航空航天大学自动化学院	98	885	16.0	27.0
2	蒋贤哲	南京航空航天大学自动化学院	2	4	1.0	2.0