基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种新型的BCH码的译码方法,并给出了该译码算法的FPGA器件实现方法.与传统的译码算法相比,该算法具有译码速度快、硬件实现复杂度低等优点,从而使得该译码器具有速度快、体积小、性能稳定等特点.
推荐文章
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
一种高速 LD PC码译码器的设计及实现
低密度奇偶校验码
最小和译码算法
部分并行
FPGA
二进制BCH编译码的DSP实现
DSP
BCH码
纠错
编译码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种BCH码的新型译码方法及其FPGA器件实现
来源期刊 电讯技术 学科 工学
关键词 差分CDMA BCH码 FPGA 译码器 设计
年,卷(期) 2004,(2) 所属期刊栏目 研究与开发
研究方向 页码范围 157-160
页数 4页 分类号 TN919.3
字数 2594字 语种 中文
DOI 10.3969/j.issn.1001-893X.2004.02.034
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 殷奎喜 南京师范大学物理科学与技术学院 84 343 9.0 13.0
2 柯炜 南京师范大学物理科学与技术学院 31 239 7.0 14.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (8)
同被引文献  (4)
二级引证文献  (4)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(0)
  • 二级引证文献(1)
2011(2)
  • 引证文献(1)
  • 二级引证文献(1)
2014(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
差分CDMA
BCH码
FPGA
译码器
设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电讯技术
月刊
1001-893X
51-1267/TN
大16开
成都市营康西路85号
62-39
1958
chi
出版文献量(篇)
5911
总下载数(次)
21
总被引数(次)
28744
论文1v1指导