10Gbit/s 0.18μm CMOS1:4分接集成电路

• 作者: 朱恩 沈桢 王志功 赵文虎
• 来源期刊: 东南大学学报(自然科学版)
• 学科: 工学
• 关键词: 万兆以太网 高速分接芯片 CMOS工艺
• 年，卷（期）: 2004,（4）
• 页码范围: 426-429
• 页数: 4页
• 分类号: TN492
• 字数: 2557字
• 语种: 中文
• DOI: 10.3321/j.issn:1001-0505.2004.04.002

摘要

研究了万兆以太网接收芯片结构,并在此基础上设计、流片和测试了高速1∶4分接芯片,采用0.18 μm CMOS工艺设计的1∶4分接电路,实现了满足10GBASE-R的10.312 5 Gbit/s数据的1∶4串/并转换,芯片面积1 100 μm×800 μm,在输入单端摆幅为800 Mv,输出负载50 Ω条件下,输出2.578 Gbit/s数据信号电压峰峰值为228 Mv,抖动为 4 ps RMS, 眼图的占空比为55.9%,上升沿时间为58 ps.在电源为 1.8 V时, 功耗为 500 Mw.电路最高可实现13.5 Gbit/s的4路分接.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	朱恩	东南大学射频与光电集成电路研究所	64	419	9.0	16.0
3	赵文虎	东南大学射频与光电集成电路研究所	11	113	6.0	10.0
4	沈桢	东南大学射频与光电集成电路研究所	3	5	1.0	2.0