原文服务方: 电子质量       
摘要:
本文介绍了广泛应用于通信系统的通用维特比译码器的设计与实现.提高了译码器的硬件结构和整体性能.
推荐文章
Viterbi译码器的FPGA设计实现与优化
Viterbi译码器
FPGA
ACS模块
卷积码Viterbi译码器的FPGA设计与实现
卷积码
Viterbi算法
FPGA
VB
基带芯片中Viterbi译码器的研究与实现
卷积码
Viterbi译码器
路径度量值
回溯信息
高速VITERBI译码器的研究与设计
Viterbi译码器
进位保存算法
加-比-选
高速
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Viterbi译码器的设计与实现
来源期刊 电子质量 学科
关键词 Viterbi译码器 卷积码 EDA
年,卷(期) 2004,(9) 所属期刊栏目 IC工程
研究方向 页码范围 54-55
页数 2页 分类号 TN43
字数 语种 中文
DOI 10.3969/j.issn.1003-0107.2004.09.024
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李惠军 山东大学信息科学与工程学院 51 103 5.0 7.0
2 薛振华 山东大学信息科学与工程学院 3 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Viterbi译码器
卷积码
EDA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子质量
月刊
1003-0107
44-1038/TN
大16开
1980-01-01
chi
出版文献量(篇)
7058
总下载数(次)
0
总被引数(次)
15176
论文1v1指导