考虑源漏隧穿的DG MOSFET弹道输运及其模拟

• 作者: 余志平 张大伟 江波 田立林 郑期彤
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 源漏隧穿 DG MOSFET 弹道输运 器件模拟
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 研究论文
• 页码范围: 547-551
• 页数: 5页
• 分类号: TN386
• 字数: 2024字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2004.05.013

摘要

在经典弹道输运模型中引入源漏隧穿(S/D tunneling),采用WKB方法计算载流子源漏隧穿几率,对薄硅层(硅层厚度为1nm)DG(dual gate)MOSFETs的器件特性进行了模拟.模拟结果表明当沟道长度为10nm时,源漏隧穿电流在关态电流中占25%,在开态电流中占5%.随着沟道长度进一步减小,源漏隧穿比例进一步增大.因此,模拟必须包括源漏隧穿.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张大伟	清华大学微电子学研究所	19	414	9.0	19.0
2	余志平	清华大学微电子学研究所	45	158	7.0	10.0
3	田立林	清华大学微电子学研究所	31	116	6.0	8.0
4	郑期彤	清华大学微电子学研究所	3	4	2.0	2.0
5	江波	清华大学微电子学研究所	6	6	2.0	2.0