千兆以太网高速分接集成电路设计

• 作者: 朱恩 沈桢 王志功 赵文虎
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 千兆以太网 分接芯片 CMOS工艺
• 年，卷（期）: 2004,（1）
• 所属期刊栏目: 微电子与基础产品
• 页码范围: 8-10
• 页数: 3页
• 分类号: TN492
• 字数: 2195字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2004.01.003

摘要

研究了千兆以太网接收系统结构,在此基础上设计了千兆以太网的分接芯片,采用0.25 μm CMOS工艺设计的千兆网分接电路实现了1.25 Gbit/s数据的1∶10串/并转换,芯片核心面积470 μm×320 μm,在输入摆幅为500 mV、输出负载50 Ω条件下,输出125 Mbit/s数据峰峰值是 828 mV ,抖动有效值为 10 ps,眼图占空比为41.5%,输出信号上升沿为 9 ps.电源为 3.3 V时功耗仅为161 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	朱恩	东南大学射频与光电集成电路研究所	64	419	9.0	16.0
3	赵文虎	东南大学射频与光电集成电路研究所	11	113	6.0	10.0
4	沈桢	东南大学射频与光电集成电路研究所	3	5	1.0	2.0