ONE WIRE器件接口IP核的CPLD设计

• 作者: 郭文成 陈洁
• 来源期刊: 仪器仪表用户
• 学科: 工学
• 关键词: 一线制 微处理器 IP核 ONE WIRE总线
• 年，卷（期）: 2004,（6）
• 所属期刊栏目: 科研设计成果
• 页码范围: 41-42
• 页数: 2页
• 分类号: TP29
• 字数: 951字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-1041.2004.06.020

摘要

根据单片机一线制扩展的特点,在EDA软件ISE的环境下,利用VHDL语言建立一线制IP核.此设计利用状态机实现,并下载到芯片通过硬件试验验证,可以解决ONE WIRE器件和单片机接口读写时序严格的问题,从而解决了一线制通信器件应用问题,满足不同场合的需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭文成	天津工业大学计算机技术与自动化学院	40	339	8.0	16.0
2	陈洁	天津工业大学计算机技术与自动化学院	2	21	1.0	2.0