一种低功耗的高性能四路组相联CMOS高速缓冲存储器

• 作者: 孙慧 李文宏 章倩苓
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 高速缓冲存储器 组相联 顺序访问方式 并行访问方式 电流灵敏放大器 比较器
• 年，卷（期）: 2004,（4）
• 所属期刊栏目: 研究快报
• 页码范围: 366-371
• 页数: 6页
• 分类号: TN432
• 字数: 456字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2004.04.002

摘要

采用0.18μm/1.8V 1P6M数字CMOS工艺设计并实现了一种用于高性能32位RISC微处理器的64kb四路组相联片上高速缓冲存储器(cache).当采用串行访问方式时,该四路组相联cache的功耗比采用传统并行访问方式在cache命中时降低26%,在cache失效时降低35%.该cache的设计中还采用了高速电路模块如高速电流灵敏放大器和分裂式动态tag比较器等来提高电路工作速度.电路仿真结果显示cache命中时从时钟输入到数据输出的延时为2.7ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李文宏	复旦大学专用集成电路与系统国家重点实验室	26	186	8.0	12.0
2	章倩苓	复旦大学专用集成电路与系统国家重点实验室	72	481	12.0	17.0
3	孙慧	复旦大学专用集成电路与系统国家重点实验室	20	83	5.0	9.0