三数据通道浮点加法器的FPGA实现

• 作者: 吉训生
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 浮点加法器 现场可编程门阵列(FPGA) 三数据通道
• 年，卷（期）: 2004,（8）
• 所属期刊栏目: 计算机与自动化技术
• 页码范围: 43-45
• 页数: 3页
• 分类号: TP332.2
• 字数: 2506字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2004.08.015

摘要

浮点加减运算是现代数字信号处理中非常频繁的操作,浮点运算的快慢直接影响数字信号处理的速度.常用的硬件实现算法有双通道算法和三通道算法.文中介绍了浮点加法器电路设计的常用算法,重点介绍了一种低功耗的三数据通道结构,最后以MAXPLUSⅡ为工具,给出了该结构的现场可编程门阵列(FPGA)实现.仿真结果显示,该方法可以提高数据采集及运算速度,为实时数据处理提供了一种方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吉训生	江南大学信控学院	54	470	10.0	20.0