用VerilogHDL设计可辨别相位模糊的巴克码识别器

• 作者: 张伟
• 来源期刊: 现代电子技术
• 关键词: 帧同步 巴克码 VerilogHDL 软核
• 年，卷（期）: 2004,（7）
• 所属期刊栏目: 数码技术
• 页码范围: 45-46
• 页数: 2页
• 分类号: TP311
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.07.016

摘要

使用Verilog语言描述了可辨别2PSK相位模糊的巴克码识别器,给出了时序仿真波形,并探讨了完整帧同步电路的实现方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张伟	解放军理工大学通信工程学院	10	223	6.0	10.0