基于CPLD的多通道快速数据栈区设计

• 作者: 邵蓉
• 来源期刊: 现代电子技术
• 关键词: 多通道快速数据栈区 在系统可编程逻辑器件 FIFO控制逻辑 isPLSI6192
• 年，卷（期）: 2004,（6）
• 所属期刊栏目: 网络与通信
• 页码范围: 81-83,91
• 页数: 4页
• 分类号: TP311.12
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.06.031

摘要

利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO),并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器,同时利用该芯片的门阵列建立FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读写管理控制;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上,从而提高计算机数据管理通信的速度、效率,以及提高系统的集成度和降低系统的故障率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邵蓉	辽宁石油化工大学信息工程学院	11	24	3.0	4.0