网络处理器体系结构分析

• 作者: 李秋江 贺志强 韦卫
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 网络处理器 体系结构 并行处理 隐藏延迟 网络应用
• 年，卷（期）: 2004,（5）
• 所属期刊栏目: 网络、通信与安全
• 页码范围: 135-138
• 页数: 4页
• 分类号: TP38
• 字数: 4606字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2004.05.045

摘要

该文旨在分析网络处理器能够同时满足高性能和灵活性要求的体系结构.而传统的网络设备单纯采用专用芯片或者基于RISC的通用处理器(GPPs),很难兼顾这两者要求.该文根据网络处理器的处理空间,将其映射为5个逻辑模块,这些模块由网络处理器中各个功能部件实现.然后分析了网络处理器的SMP和Pipeline两种并行结构,并进一步分析了隐藏延迟等实现加速的技术.最后分析了网络应用发展变化对网络处理器体系结构设计的挑战,并提出了解决办法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韦卫	中国科学院计算技术研究所	23	412	10.0	20.0
5	贺志强	中国科学院计算技术研究所	5	50	3.0	5.0
7	李秋江	中国科学院计算技术研究所	1	28	1.0	1.0