双闹钟数字时钟芯片设计

• 作者: 刘莎 卢雪萍 马骏
• 来源期刊: 现代电子技术
• 关键词: 数字时钟 三态输入电路 可逆计数器 输出解码/驱动器
• 年，卷（期）: 2004,（9）
• 所属期刊栏目: 工控新技术
• 页码范围: 4-5,7
• 页数: 3页
• 分类号: TN492
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.09.002

摘要

简述了一种双闹钟数字时钟芯片的设计分析,具体介绍了其中三态输入电路、可逆计数器、输出解码/驱动器等电路的设计.这种数字时钟芯片用途广泛,外围电路简单,并可以选择利用电网的50/60 Hz作为频率基准和电源,适用于数字钟、钟控收音机产品的应用.