基于DDS+PLL技术的高频时钟发生器

• 作者: 朱江 王轶
• 来源期刊: 现代电子技术
• 关键词: 直接数字频率合成 锁相环 相位噪声 杂散抑制
• 年，卷（期）: 2004,（14）
• 所属期刊栏目: 新型电子元器件与传感器
• 页码范围: 1-3
• 页数: 3页
• 分类号: TN821
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.14.001

摘要

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案.分析了频率合成系统相位噪声和杂散抑制的方法,介绍了主要器件AD9854和ADF4106的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱江	国防科技大学电子科学与工程学院	41	279	10.0	15.0
2	王轶	国防科技大学电子科学与工程学院	2	64	2.0	2.0