从Simulink模型自动生成VHDL代码--基于DSP Builder的FPGA设计流程

• 作者: 张志亮 赵刚 齐星刚
• 来源期刊: 现代电子技术
• 关键词: DSP Builder Simulink 自动生成 FPGA设计流程
• 年，卷（期）: 2004,（23）
• 所属期刊栏目: 自动化技术
• 页码范围: 4-6
• 页数: 3页
• 分类号: TP312
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.23.004

摘要

介绍了基于Altera提供的DSP Builder开发工具从Simulink模型自动生成VHDL代码的一种新的FPGA设计流程,并基于此流程实现了一个7阶FIR数字低通滤波器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵刚	四川大学电子信息学院	80	423	9.0	18.0
2	张志亮	四川大学电子信息学院	12	100	5.0	10.0
3	齐星刚	四川大学电子信息学院	2	91	2.0	2.0