低功耗双边沿触发计数器的设计

• 作者: 单长虹
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 低功耗 计数器 并行设计 流水线设计 电子设计自动化
• 年，卷（期）: 2004,（13）
• 所属期刊栏目: 开发设计
• 页码范围: 126-127,149
• 页数: 3页
• 分类号: TP331|TN432
• 字数: 2141字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2004.13.042

摘要

该文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出了应用并行技术和流水线技术,实现基于RTL级的双边沿触发计数器的设计.经EDA软件模拟仿真和FPGA硬件验证,表明该计数器具有正确的逻辑功能,能够正常地应用于数字系统的设计.由于时钟工作频率减半及所需工作电压的降低,可使系统功耗明显减少.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	单长虹	南华大学电气工程学院	31	244	8.0	14.0