LUT尺寸对FPGA面积和延迟影响的理论分析

• 作者: 杨银堂 董刚 高海霞
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: FPGA LUT 计算模型 面积 延迟
• 年，卷（期）: 2005,（5）
• 所属期刊栏目: 研究论文
• 页码范围: 893-898
• 页数: 6页
• 分类号: TN791
• 字数: 487字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2005.05.009

摘要

在分析隔离岛式FPGA结构的基础上,提出了基于LUT的面积和延迟模型,用于分析LUT尺寸对FPGA面积和性能的影响.结果表明利用计算模型得到的最佳LUT尺寸与实验结论一致:4-LUT获得最好的面积有效性,5-LUT获得较好的延迟.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨银堂	西安电子科技大学微电子研究所	420	2932	23.0	32.0
2	董刚	西安电子科技大学微电子研究所	36	121	7.0	9.0
3	高海霞	西安电子科技大学微电子研究所	17	108	7.0	9.0