CMOS集成电路抗闩锁策略研究

• 作者: 李文石 钱敏 黄秋萍
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: CMOS集成电路 闩锁效应 功耗 双端pnpn结 可控硅
• 年，卷（期）: 2005,（2）
• 所属期刊栏目: 市场综述
• 页码范围: 10-14
• 页数: 5页
• 分类号: TN4
• 字数: 3660字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2583.2005.02.004

摘要

以反相器电路为例,介绍了CMOS集成电路的工艺结构;采用双端pnpn结结构模型,较为详细地分析了CMOS电路闩锁效应的形成机理;介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成,这是CMOS集成电路得到广泛应用的根本保障.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李文石	苏州大学电子信息学院微电子系	63	284	10.0	13.0
2	钱敏	苏州大学电子信息学院微电子系	31	212	9.0	13.0
3	黄秋萍	苏州大学电子信息学院微电子系	14	60	5.0	7.0