一种嵌入式徽处理器片上调试系统的硬件部分设计

• 作者: 彭洪 王永建 魏淑英
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 嵌入式微处理器 片上调试 EJTAG 硬件部分设计
• 年，卷（期）: 2005,（11）
• 所属期刊栏目: 嵌入式SOC
• 页码范围: 36-38
• 页数: 3页
• 分类号: TP3
• 字数: 1790字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2583.2005.11.009

摘要

本文介绍了嵌入式微处理器的片上调试方法,引入了其中基于MIPS微处理器的EJTAG片上调试规范.设计了EJTAG的片上硬件部分,将其分为核外TAP相关部分和核内调试相关寄存器部分,分别由EDA软件自动生成和人工设计完成.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	彭洪	同济大学微电子中心	3	11	2.0	3.0
2	王永建	同济大学微电子中心	2	3	1.0	1.0
3	魏淑英	同济大学微电子中心	1	1	1.0	1.0