一款嵌入式芯片总线仲裁器的设计和评估

• 作者: 吴旭凡 钟锐 鲍胜荣
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 仲裁器 SoC 嵌入式处理器 评估 响应时间
• 年，卷（期）: 2005,（1）
• 所属期刊栏目: 微电子与基础产品
• 页码范围: 19-22
• 页数: 4页
• 分类号: TN492
• 字数: 3200字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2005.01.008

摘要

针对片上系统(SoC)总线设计中仲裁机制的选取往往局限于抽象的定性分析,以一款嵌入式处理器芯片为设计平台,实现了固定优先级、轮转优先级和混合优先级的仲裁电路设计,并建立了仿真测试平台,通过仿真对总线主设备的总线占有率、最差等待响应时间进行了定量分析比较,得出了混合优先级仲裁机制较单一的固定优先级与轮转优先级仲裁机制在体现公平性与优先性上更有效的结论,对其他嵌入式系统总线的仲裁设计与改进提供了很好的参考.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	钟锐	东南大学国家专用集成电路系统工程技术研究中心	54	211	8.0	12.0
2	吴旭凡	东南大学国家专用集成电路系统工程技术研究中心	7	52	4.0	7.0
3	鲍胜荣	东南大学国家专用集成电路系统工程技术研究中心	2	54	2.0	2.0