90nm工艺下nMOS器件最大衬底电流应力特性

• 作者: 曹艳荣 李康 王文博 郝跃 陈海峰 马晓华 黄建方
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 最大衬底电流应力 关态 带带遂穿 陷阱电荷 GIDL
• 年，卷（期）: 2005,（12）
• 所属期刊栏目: 研究论文
• 页码范围: 2411-2415
• 页数: 5页
• 分类号: TN386.1
• 字数: 3102字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2005.12.027

摘要

研究了90nm工艺条件下的轻掺杂漏(lightly-doped drain,LDD)nMOSFET器件最大衬底电流应力特性.在比较分析了连续不同电应力后LDD nMOSFET的GIDL(gate-induced drain leakage)电流变化后,发现当器件的栅氧厚度接近1nm,沟长接近100nm时,最大衬底电流应力不是电子注入应力,也不是电子和空穴的共同注入应力,而是一种空穴注入应力,并采用空穴应力注入实验、负最大衬底电流应力实验验证了这一结论.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郝跃	西安电子科技大学微电子研究所	312	1866	17.0	25.0
2	陈海峰	西安电子科技大学微电子研究所	8	32	4.0	5.0
3	马晓华	西安电子科技大学微电子研究所	40	140	7.0	8.0
4	曹艳荣	西安电子科技大学微电子研究所	11	41	5.0	6.0
5	李康	西安电子科技大学微电子研究所	21	146	7.0	11.0
6	王文博	西安电子科技大学微电子研究所	4	18	2.0	4.0
7	黄建方	西安电子科技大学微电子研究所	1	5	1.0	1.0