高速Viterbi译码器中幸存路径存储单元的设计与实现

• 作者: 张昌芳 雷菁
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: Viterbi译码 幸存路径存储单元 三态门/寄存器回索 并行结构 FPGA
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 微电子与基础产品
• 页码范围: 11-13
• 页数: 3页
• 分类号: TN492
• 字数: 2832字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2005.03.005

摘要

提出了一种实现高速Viterbi译码器中幸存路径存储单元的新方法.该方法以三态门/寄存器回索算法为基础,综合了传统Viterbi译码器中幸存路径存储单元实现方法--寄存器交换法和回索法的优点,并弥补了它们的不足.同时,采用了并行结构,并在Xilink公司的Virtex-ⅡXC2V500上予以实现.仿真结果表明,采用该方法的幸存路径存储单元可以同时对4路并行的路径转移信息进行回索,极大地提高了Viterbi译码器的译码速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	雷菁	国防科技大学电子科学与工程学院	69	329	11.0	14.0
2	张昌芳	国防科技大学电子科学与工程学院	10	45	5.0	6.0