基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
CMOS工艺发展到深亚微米阶段,芯片的静电放电(ESD)保护能力受到了更大的限制.因此,需要采取更加有效而且可靠的ESD保护措施.基于改进的SCR器件和STFOD结构,本文提出了一种新颖的全芯片ESD保护架构,这种架构提高了整个芯片的抗ESD能力,节省了芯片面积,达到了对整个芯片提供全方位ESD保护的目的.
推荐文章
深亚微米CMOS电路多电源全芯片ESD技术研究
ESD
全芯片ESD
深亚微米
多电源
HBM
亚微米CMOS电路中VDD-VSS ESD保护结构的设计
亚微米CMOS IC
ESD
VDD-VSS电压钳位结构
低阻抗大电流泄放通道
深亚微米大容量PROM芯片ESD保护技术
静电放电(ESD)
可编程只读存储器(PROM)
全芯片
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 深亚微米CMOS IC全芯片ESD保护技术
来源期刊 电子与封装 学科 工学
关键词 深亚微米 CMOS ESD LVTSCR STFOD 全芯片
年,卷(期) 2005,(6) 所属期刊栏目 电路设计与制造
研究方向 页码范围 26-30,7
页数 6页 分类号 TN406
字数 2905字 语种 中文
DOI 10.3969/j.issn.1681-1070.2005.06.007
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 薛忠杰 13 104 6.0 10.0
2 臧佳锋 江南大学信息工程学院 6 30 2.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (18)
同被引文献  (18)
二级引证文献  (23)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(4)
  • 引证文献(4)
  • 二级引证文献(0)
2008(4)
  • 引证文献(3)
  • 二级引证文献(1)
2009(5)
  • 引证文献(0)
  • 二级引证文献(5)
2010(3)
  • 引证文献(1)
  • 二级引证文献(2)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(3)
  • 引证文献(2)
  • 二级引证文献(1)
2013(3)
  • 引证文献(0)
  • 二级引证文献(3)
2014(3)
  • 引证文献(1)
  • 二级引证文献(2)
2015(2)
  • 引证文献(1)
  • 二级引证文献(1)
2016(4)
  • 引证文献(1)
  • 二级引证文献(3)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(3)
  • 引证文献(1)
  • 二级引证文献(2)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
深亚微米
CMOS
ESD
LVTSCR
STFOD
全芯片
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导