基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
文章使用基四的ACS单元来设计高速、低功耗Viterbi译码器.相对于基二的ACS单元,其复杂度提高了一倍.因此,针对于具体FPGA硬件实现,将算法进行了优化,使得更适合于硬件实现.实际结果表明,优化后的算法使得器件资源减少了,复杂度降低了,而且系统性能也得以提升.
推荐文章
一种基于FPGA的Viterbi译码器优化算法
卷积码
Viterbi算法
优化算法
现场可编程门阵列
一种实现3G卷积码Viterbi译码的优化算法
卷积码
Viterbi译码
3G
软判决
Matlab
一种高速Viterbi译码器的优化设计及Verilog实现
维特比(vitebi)译码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
一种宗地四至关系提取算法的实现
农村土地承包经营权确权颁证
宗地四至
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种通用的基四Viterbi算法的实现
来源期刊 空间电子技术 学科 工学
关键词 Vitervi译码器 基四 分支度量 ACS单元
年,卷(期) 2005,(2) 所属期刊栏目 技术报告
研究方向 页码范围 37-41
页数 5页 分类号 TN91
字数 3413字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赵新锋 西安电子科技大学通信工程学院 2 12 2.0 2.0
2 陈测库 西安电子科技大学通信工程学院 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Vitervi译码器
基四
分支度量
ACS单元
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
空间电子技术
双月刊
1674-7135
61-1420/TN
大16开
西安市165信箱
1971
chi
出版文献量(篇)
1737
总下载数(次)
9
总被引数(次)
6261
论文1v1指导