基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了实现实时图像预处理,介绍了中值滤波器的原理,详细研究了一种快速的二维中值滤波算法,给出了Verilog程序流程,并在现场可编程门阵列(FPGA)上用硬件编程语言实现了此中值滤波器.通过对不同算法的仿真结果进行了详细分析和比较,表明此算法大幅度降低了FPGA的资源占用率,能有效控制系统成本,适合用于硬件实现.
推荐文章
快速中值滤波算法研究及其FPGA硬件实现
中值滤波
FPGA
模块
图像处理
改进的中值滤波算法及其FPGA快速实现
中值滤波
现场可编程门阵列
快速算法
阈值
基于自适应加权中值滤波的二维Otsu图像分割算法
加权中值滤波
二维Otsu
图像分割
阈值选取
基于自适应加权中值滤波的二维Otsu图像分割算法
加权中值滤波
二维Otsu
图像分割
阈值选取
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种快速的二维中值滤波算法及其硬件实现
来源期刊 信息与电子工程 学科 工学
关键词 信息处理技术 中值滤波器 二维中值滤波算法 快速算法 FPGA
年,卷(期) 2005,(4) 所属期刊栏目 学术论文
研究方向 页码范围 245-248
页数 4页 分类号 TN911.73
字数 2052字 语种 中文
DOI 10.3969/j.issn.1672-2892.2005.04.002
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (3)
参考文献  (1)
节点文献
引证文献  (33)
同被引文献  (16)
二级引证文献  (38)
1996(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(5)
  • 引证文献(5)
  • 二级引证文献(0)
2008(6)
  • 引证文献(6)
  • 二级引证文献(0)
2009(6)
  • 引证文献(5)
  • 二级引证文献(1)
2010(2)
  • 引证文献(0)
  • 二级引证文献(2)
2011(7)
  • 引证文献(5)
  • 二级引证文献(2)
2012(4)
  • 引证文献(4)
  • 二级引证文献(0)
2013(8)
  • 引证文献(4)
  • 二级引证文献(4)
2014(8)
  • 引证文献(1)
  • 二级引证文献(7)
2015(7)
  • 引证文献(2)
  • 二级引证文献(5)
2016(5)
  • 引证文献(0)
  • 二级引证文献(5)
2017(3)
  • 引证文献(0)
  • 二级引证文献(3)
2018(7)
  • 引证文献(1)
  • 二级引证文献(6)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
信息处理技术
中值滤波器
二维中值滤波算法
快速算法
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
太赫兹科学与电子信息学报
双月刊
2095-4980
51-1746/TN
大16开
四川绵阳919信箱532分箱
62-241
2003
chi
出版文献量(篇)
3051
总下载数(次)
7
总被引数(次)
11167
论文1v1指导