基于RTL级实现的可综合的16×16位带符号/无符号高速乘法器

• 作者: 何晓雄 石碧 程伟综
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: Booth编码 Wallace树形结构 先形进位
• 年，卷（期）: 2005,（5）
• 所属期刊栏目: 产品、应用与市场
• 页码范围: 30-35
• 页数: 6页
• 分类号: TP332.2+2
• 字数: 3093字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2005.05.008

摘要

本文提出了一种综合使用改进后的Booth编码算法、Wallace树形结构、先行进位加法器,利用HDL进行RTL级的乘法器的设计,因而可以方便地应用于不同的工艺库.逻辑设计与工艺设计是互不相关的.设计的代码经过仿真和综合后表明,采用TSMC 0.18μm的工艺库在温度为25℃、电源电压为1.8V的情况下,最小延迟为3.5ns,在时钟频率为200MHz时,芯片面积为26 277.0957μm2,平均功耗为7.123mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何晓雄	合肥工业大学理学院	65	317	10.0	13.0
2	石碧	合肥工业大学理学院	2	9	2.0	2.0
3	程伟综		2	9	2.0	2.0