基于嵌入式技术的B码信号中同步脉冲提取方法的研究

• 作者: 刘波 曹剑中 聂浩之 范一强
• 来源期刊: 航空计算技术
• 关键词: IRIG-B码 CPLD 硬件描述语言 Verilog HDL VHDL
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 计算机应用
• 页码范围: 113-116
• 页数: 4页
• 分类号: TP274
• 语种: 中文
• DOI: 10.3969/j.issn.1671-654X.2005.03.032

摘要

首先对B码信号进行了详细地码型介绍和理论分析,然后提出了一种利用嵌入式技术来提取B码信号中同步脉冲的方法.该设计的核心部分是一片CPLD芯片,其内部实现了B码同步脉冲上升延的提取,脉冲宽度调制等功能.对设计过程中出现的关键问题,如脉冲宽度检测和毛刺信号的消除,本文提出了解决方法,并给出了仿真结果.与传统的方法相比,该设计方案具有精度高,体积小,成本低,工作稳定等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘波	中国科学院西安光学精密机械研究所	266	2712	24.0	39.0
2	曹剑中	中国科学院西安光学精密机械研究所	89	836	16.0	24.0
3	聂浩之	中国科学院西安光学精密机械研究所	1	6	1.0	1.0