基于CPLD的并行多路数据采集控制器

• 作者: 苏彦莽 高振斌
• 来源期刊: 河北大学学报（自然科学版）
• 学科: 工学
• 关键词: 数据采集 多路 并行 硬件描述语言 可编程逻辑器件
• 年，卷（期）: 2005,（4）
• 所属期刊栏目: 研究报告
• 页码范围: 424-430
• 页数: 7页
• 分类号: TN919
• 字数: 3754字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-1565.2005.04.021

摘要

设计了一种基于可编程逻辑器件的并行多路数据采集控制器.该控制器可以控制10路AD转换器,根据配置对2种最多达660个通道进行数据采集.采用乒乓存储器同时进行数据采集和传输;使用片内共享存储区存储配置数据并返回特定通道数据;设计了工作时钟发生器以维护工作时序,同时可降低芯片功耗.控制器采用VHDL(超高速集成电路硬件描述语言)语言在RTL(寄存器传输级)级设计,并在单片CPLD(复杂可编程逻辑器件)上实现.设计结果表明,该控制器具有体积小、功耗低、易于移植等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高振斌	河北工业大学信息工程学院	57	214	9.0	12.0
2	苏彦莽	河北工业大学信息工程学院	31	159	8.0	10.0