一种新型的嵌入式B时间码接口终端的设计

• 作者: 刘波 曹剑中 杨小军 范一强
• 来源期刊: 航空计算技术
• 关键词: IRIG-B码 CPLD 硬件描述语言 Verilog VHDL
• 年，卷（期）: 2005,（1）
• 所属期刊栏目: 计算机应用
• 页码范围: 89-92
• 页数: 4页
• 分类号: TP316
• 语种: 中文
• DOI: 10.3969/j.issn.1671-654X.2005.01.025

摘要

在分析了B码码型特点及其接口终端基本工作原理的基础上,提出了一种新型的嵌入式B时间码接口终端的设计方法.该终端是由少量外围解调电路,一片复杂可编程逻辑阵列芯片和一片C805F系列单片机芯片组成的.对设计中存在的难点,如交流码的解调,同步脉冲信号的提取等部分,提出了较为新颖的解决方案.最后介绍了设计中使用的嵌入式芯片的性能特点.与传统的方法相比,该设计方案具有体积小,成本低,工作稳定等优点,完全能够替代传统的B码机箱的功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘波	中国科学院西安光学精密机械研究所	266	2712	24.0	39.0
2	曹剑中	中国科学院西安光学精密机械研究所	89	836	16.0	24.0
3	杨小军	中国科学院西安光学精密机械研究所	31	240	7.0	14.0