具有信道估计功能的Viterbi软判决译码器的FPGA实现

• 作者: 倪天龙 王培 王群生
• 来源期刊: 广东通信技术
• 关键词: Viterbi算法 软判决译码 FPGA 信道估计 溢出
• 年，卷（期）: 2005,（4）
• 所属期刊栏目: 技术交流
• 页码范围: 65-68
• 页数: 4页
• 分类号: TN91
• 语种: 中文
• DOI: 10.3969/j.issn.1006-6403.2005.04.016

摘要

Viterbi算法在码率和约束度不大的情况下易于硬件实现,而且复杂度不是主要问题.采用基于译码原理实现的算法,通过VHDL对FPGA进行编程,在Xilinx公司的ModelSimde仿真环境下实现了卷积码的Viterbi软判决译码.同时FPGA可根据译码输出反馈在一定限度内估计信道状况,计算得出误比特个数,调整所使用的比特度量表,为信道均衡提供参考,达到适应信道状况变化的目的.另外在FPGA的设计仿真过程中还注意到了寄存器溢出问题.