10 Gbit/s 0.25 μm CMOS 1:4分接器

• 作者: 丁敬峰 夏春晓 朱恩 熊明珍 王志功 王贵
• 来源期刊: 东南大学学报（英文版）
• 学科: 工学
• 关键词: 光接收机 CMOS 分接器 锁存器
• 年，卷（期）: 2005,（2）
• 页码范围: 141-144
• 页数: 4页
• 分类号: TN722
• 字数: 888字
• 语种: 英文
• DOI: 10.3969/j.issn.1003-7985.2005.02.005

摘要

描述了一种基于TSMC 0.25 μm CMOS工艺设计的10 Gbit/s(STM-64,OC-192)四相位时钟1:4分接器.为了实现最高的工作频率和抑制共模噪声,所有的电路都采用了源极耦合逻辑(SCFL)结构.本分接器的特点是通过采用固定延时缓冲来实现四相位时钟和输出边沿的对准.通过在晶圆测试,该芯片在输入10 Gbit/s 长度为231-1伪随机码流时,分接功能正确.此时所测得的眼图的均方根抖动、上升沿和下降沿分别为11,123和137 ps.芯片面积为0.9 mm×1.2 mm,在3.3 V单电源供电的情况下的典型功耗为550 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	夏春晓	东南大学射频与光电集成电路研究所	14	82	5.0	8.0
3	朱恩	东南大学射频与光电集成电路研究所	64	419	9.0	16.0
4	熊明珍	东南大学射频与光电集成电路研究所	40	321	10.0	15.0
5	王贵	东南大学射频与光电集成电路研究所	8	34	4.0	5.0
6	丁敬峰	东南大学射频与光电集成电路研究所	6	22	4.0	4.0