3-DES算法的一种硬件实现

• 作者: 胡海 鲍跃魁 黄本雄
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 3-DES 加密算法 流水线 FPGA Verilog
• 年，卷（期）: 2005,（8）
• 所属期刊栏目: 设计与实现
• 页码范围: 86-89
• 页数: 4页
• 分类号: TP301.6
• 字数: 2449字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2005.08.022

摘要

介绍了3-DES加密算法的一种硬件实现结构,并给出了基于Altera公司的FPGA实现方案.采用多级流水线,充分利用FPGA内部结构,在每个系统时钟下完成一次3-DES加密,适用于对大量数据进行高速加密.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄本雄	华中科技大学电子与信息工程系	158	1120	17.0	23.0
2	胡海	华中科技大学电子与信息工程系	10	96	7.0	9.0
3	鲍跃魁	华中科技大学电子与信息工程系	1	14	1.0	1.0