几种CMOS VLSI的低功耗BIST技术

• 作者: 张兵 成立 朱漪云 王振宇 范木宏
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 超大规模集成电路 内建自测试 系统芯片 低功耗 技术优势
• 年，卷（期）: 2005,（10）
• 所属期刊栏目: 封装测试技术
• 页码范围: 35-39
• 页数: 5页
• 分类号: TN47
• 字数: 3955字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2005.10.010

摘要

在分析全扫描内建自测试(BIST)较高测试功耗的基础上,总结出几种CMOS VLSI的低功耗BIST技术方案,包括减少待测电路(CUT)输入端的翻转次数、简化线性反馈移位寄存器(LFSR)结构、部分扫描低功耗BIST方法等.分析结果表明,这些方法不但在保证测试覆盖率的条件下,降低了测试平均功耗和峰值功耗,而且综合应用这几种方法将会使系统功耗指标达到最佳.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	成立	江苏大学电气信息工程学院	168	1567	21.0	32.0
2	王振宇	江苏大学电气信息工程学院	81	628	15.0	21.0
3	朱漪云	江苏大学电气信息工程学院	18	106	4.0	10.0
4	张兵	江苏大学电气信息工程学院	44	555	11.0	23.0
5	范木宏	江苏大学电气信息工程学院	6	55	3.0	6.0