高速数据采集系统中SDRAM控制器的设计

• 作者: 张志刚 马卓凡 马殿光
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: SDRAM同步动态随机存储器 Verilog HDL 状态机 高速数据采集
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 微机应用
• 页码范围: 74-76
• 页数: 3页
• 分类号: TP391
• 字数: 1572字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2005.06.025

摘要

SDRAM作为大容量和高速的动态存储器,在高速数据采集系统中具有很大的应用价值,本文介绍了SDRAM的体系结构和工作原理,用Verilog HDL设计并在CPLD上实现了SDRAM接口控制器,实现高速数据采集系统中的大容量缓存.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	马殿光	上海交通大学电子信息与电气工程学院	28	162	8.0	12.0
2	张志刚	上海交通大学电子信息与电气工程学院	14	80	4.0	8.0
3	马卓凡	上海交通大学电子信息与电气工程学院	2	10	1.0	2.0