基于流水线结构的8位超前进位加法器设计

• 作者: 岳继光 朱小佩 萧蕴诗
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 超前进位加法器 流水线 锁存器 逻辑功能验证 电路仿真
• 年，卷（期）: 2005,（9）
• 所属期刊栏目: 微电子与基础产品
• 页码范围: 1-3,7
• 页数: 4页
• 分类号: TN47
• 字数: 2431字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2005.09.001

摘要

在2位超前进位加法器的基础上,引入了流水线结构,设计了一种8位流水线加法器,极大地提高了加法器的运算速度,减少了加法指令的CPU占用时间,并对加法器的关键结构锁存器设计从逻辑功能和电路结构上进行了详细讨论,证明本设计的可行性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	萧蕴诗	同济大学信息与控制工程系	95	1338	19.0	34.0
2	岳继光	同济大学信息与控制工程系	146	863	16.0	24.0
3	朱小佩	同济大学信息与控制工程系	2	11	1.0	2.0