基于低功耗设计的改进型压缩树VLSI架构

• 作者: 姚刚 许琪 赵宁 邵志标
• 来源期刊: 微电子学与计算机
• 关键词: Booth译码器 Wallace树 Dadda树
• 年，卷（期）: 2005,（3）
• 页码范围: 218-221
• 页数: 4页
• 分类号: TN47
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.03.058

摘要

本文基于并行乘法器中两种传统的部分积压缩树的电路架构的分析,运用分类压缩的观点,提出一种改进型低功耗压缩树的电路架构,给出了该方法的两种VLSI电路实现.经过地址分析表明,与传统的压缩电路相比,该两种改进型的电路结构的功耗分别降低了6%和19%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邵志标	西安交通大学电子科学与技术系	42	180	9.0	10.0
2	赵宁		8	41	4.0	6.0
3	许琪		9	33	4.0	5.0
4	姚刚	西安交通大学电子科学与技术系	6	107	4.0	6.0