基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对DVB-S前端基带处理系统的RS编码提出比特并行的迦罗华域乘法部件,乘法电路中所涉及的仅仅是自然基下二进制向量表示中二进制数的位乘(按位与)和位加(按位异或)的组合所代表的多项式运算,有效的提高了整个系统的处理速度.
推荐文章
基于FPGA的RS编码器设计与实现
里德-索洛蒙编码
对称结构
现场可编程逻辑阵列
适用于CCSDS标准的RS(255,223)码编码器设计
编码
现场可编程门阵列
RS码编码器
并行乘法器
多码率并行LDPC编码器的设计与实现
低密度奇偶校验码
多码率
并行编码器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速比特并行RS编码器
来源期刊 电子测量技术 学科 工学
关键词 比特并行乘法电路
年,卷(期) 2005,(3) 所属期刊栏目 信息技术
研究方向 页码范围 77-78
页数 2页 分类号 TP3
字数 2349字 语种 中文
DOI 10.3969/j.issn.1002-7300.2005.03.043
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 徐雄 15 139 6.0 11.0
2 鞠海 5 35 4.0 5.0
3 林敏星 1 12 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (8)
参考文献  (1)
节点文献
引证文献  (12)
同被引文献  (0)
二级引证文献  (0)
1984(1)
  • 参考文献(0)
  • 二级参考文献(1)
1986(1)
  • 参考文献(0)
  • 二级参考文献(1)
1990(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(2)
  • 引证文献(2)
  • 二级引证文献(0)
2008(3)
  • 引证文献(3)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2010(2)
  • 引证文献(2)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
比特并行乘法电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
论文1v1指导