基于VHDL语言的卷积码编解码器的设计

• 作者: 张建斌
• 来源期刊: 现代电子技术
• 关键词: 卷积码 编解码器 VHDL MAX+PlusⅡ
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 信息安全
• 页码范围: 63-65
• 页数: 3页
• 分类号: TN76
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.03.029

摘要

卷积码是一种性能优良的差错控制编码.本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计 (2,1,6)卷积码编解码器的方法.仿真实验结果表明了该编解码器的正确性和合理性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张建斌	江苏技术师范学院电信系	22	118	6.0	9.0