高速浮点乘法器设计

• 作者: 吴金 应征
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 乘法器 Modified booth algorithm 4:2 Compressor round full adder
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 论文
• 页码范围: 6-11
• 页数: 6页
• 分类号: TN47
• 字数: 3203字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2005.06.002

摘要

设计了一种符合IEEE-754标准的32bits高速CMOS浮点乘法器.该乘法器采用MBA算法和基于4:2 compressor的树型结构完成Carry Save形式的部分积压缩,再由高速Carry Select加法器求得乘积.电路设计采用了新型的高速加法运算单元.乘法器采用0.35(m制程,内含19,197个晶体管.3.3V工作电压下(室温),乘法器延迟时间为3.807ns,功耗为107mW@100MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	应征	东南大学微电中心	4	57	4.0	4.0